19日本国特許庁(JP)

⑩特許出願公開

@ 公 開 特 許 公 報 (A) 平1-170986

49公開 平成1年(1989)7月6日 (1) Int Cl. 4 識別記号 庁内整理番号 G 09 G 8621-5C 3/18 G 02 F 1/133 3 3 0 3 3 2 8708-2H 8708-2H 審奋諳求 未請求 発明の数 1 (全6頁)

図発明の名称 電源オフ時の液晶表示消去方法

V

②特 願 昭62-331765

20出 願 昭62(1987)12月25日

砂発 明 者 安 居 勝 大阪府八尾市北久宝寺1丁目4番33号 星電器製造株式会

社内

⑫発 明 者 上 西 律 善 大阪府八尾市北久宝寺1丁目4番33号 星電器製造株式会

社内

①出 願 人 星電器製造株式会社 大阪府八尾市北久宝寺1丁目4番33号

20代理人 弁理士 草野 卓

明 畑 誓

1. 発明の名称

包囲オフ時の液晶表示消去方法

2. 特許設求の範囲

液晶表示装置の管御オフ時にアクティブ液晶表示パネルの設示面似をクリアする方法であって、

上記アクティブ級晶表示パネルに供給される動作で調の電力を上記電級オフ後も所定時間保持する電源保持回路を設け、

その包涵保持回路より得られる包力をゲートバス駆動回路に供給し、

上記電源オフを検出し、

その検出信号により、上記ゲートバス駆動回路 の出力を所定時間同時にアクティブレベルに保持 させることを特徴とする 試滅オフ時の液晶 表示消 去方法。

3. 発明の詳細な説明

「虚嚣上の利用分野」

アクティプマトリクスタイプ液晶の如く、液晶 要示パネル内部に記憶機能をもった表示器の表示 を、液晶表示装図の電源オフ時にクリアさせるようにした電源オフ時の表示消去方法に関する。 「従来の技術」

初めに従来のアクティブマトリクスタイプ液晶の表示パネルにつき簡単に説明する。第4図に示すように、液晶表示案子1においては液晶画案2がマトリクス(m行、n列とする)状に配列され、その表示電極2aがTFT(トランジスタ)3のドレインに接続される。TPT3のソース及びゲートは互に直交するソースバス4及びゲートバス5にそれぞれ接続される。液晶画案2には表示電極2aと対向して対向電極(共過電極とも言う)2bが形成されている。

ソースバス 4 を駆動するためにソースバス駆動 回路 6 が設けられる。同回路には、第 5 図に示す ように水平面 3 クロック C P H、水平同期信号 Hs、 交流化指令信号 M 及び図示していないが水平面 3 クロック C P H と 同期して、水平方向に 函 3 データ (拾 程 " 1 " 又は " 0 " を 表わす 2 値符号) D が液晶 変示装置の 本 体側 (図示せず) より 供給さ れる。ソースパス駆動回路6においては、各ソー スパスドライバ6aより液晶表示素子しのし行分 の茵泉に衷示させるべき信号S」(jーl~n) が1水平時間(1H)毎に各ソースバス4;に一 斉に出力される。この信号S;はソースパス駆動 信号とも言われ、第5図Dに示す如く、画家デー タDの"1"及び "0"に応じてそれぞれEia 及びE:。(M-1のフィールドの場合) 又はE:。 及びEza(M=Oのフィールドの場合)の貧圧を もつ信号である。ここでE:。コ (E:。+E;。)/2 とされる。ソースパス駆動回路6には動作気源と して、液晶表示装置本体より直流電圧B..B.. E、及び共通電位EG(ゼロボルト)が供給され る。上記ソースパス駆動信号S;のとるレベル E.s. E.s. Esaはそれぞれこれら電源電圧E.. E., E.にほぼ等しい。即ち鬼想的にはE. -Eia (i=1~3) である。液晶表示溶子しにも 本体より共通電位EGが与えられると共に各画案 の対向電極2bには共退に上記電圧E。に応じた 電圧が与えられる。共通電位 B G (ゼロボルト)

ゲートパス駆効回路では、ゲートパス5.~5。 を順次1水平時間(1H)の間高レベルに駆動し、 l行分のTFTを第1行から第m行迄嶼次オンさ せる。これによりソースバス駆劾信号Sょ(jェ 1~n)は対応する西衆に印加される。同回路は 主にm段のシフトレジスタ8とゲートバスドライ パ9とで撥成される。 装置本体より垂直同期信号 V。 (第5図E) がスタート信号として第1段の シフトレジスタのデータ端子口に供給され、また 水平同期信号H.が各段のクロック端子CKに供 始される。スタート信号が1水平時間ずつ順次迎 延されたパルスが各段の出力端子Qより出力され てゲートパスドライバ9に与えられる。ゲートバ スドライバ9では人力された上記パルスがレベル 変換され、各段のパルスの高レベル、低レベルに 対応してそれぞれ営圧レベルがVュ。, Vュ。のゲー トパス駆効信号で、~G。(第5図F)がゲート パス5,~5。に出力される。 装鼠本体より動作

電源として電源電圧 V . . . V . . がシフトレジスタ 8 及びゲートバスドライバ 9 に供給され、また電源電圧 V . . がゲートバスドライバ 9 に供給される。これら各電圧の大小関係は V . . > V . . > V . . であり、 V . . - V . . = 5 ボルトに設定される場合が多い。上記ゲートバス駆動信号 G . の高レベル V . . 及び低レベル V . . . なほば等しい。(理知的には全く等しいものである。)

ところで、任窓の時点で表示画面をクリアするには装置本体より各質者の表示を無くすための1 画面分(m行分)の治理"0"の面景データが与えられ、ソースバス駆動回路6より電圧Biaのm行分の信号が1水平時間毎に順次各ソースバス 4;に一斉に与えられ、一方ゲートバス駆動回路でより各行のゲートバス5;が順次1水平時間のでいた。1 面面(1フィールド)の表示かクリアされる。即ち画面表示をクリアするには少くとものは(Hは1水平時間)の時間が必要とされる。

いままで画案表示させていた表示装置の使用を

「発明が解決しようとする問題点」

以上述べたように、電源オフ時には、画案容量には有を習得させた状態でTFTがオフとされるので、この容積電荷は長時間に亘り保持される。そのため表示画面に残似が残り、表示品位を損なっことになる。またこのように画案に包有をためたまま放置することは、液晶に直流気圧をかけたままとすることであるから、液晶の発命を低下さ

せ、信頓性を損なうこととなる。

この発明の目的は、党源オフ時に画案容賢の電 荷を放電させるようにして、残像を短時間でクリ アさせると共に、液晶の寿命及び信領性の低下を 助止しようとするものである。

「問題点を深決するための手段」

この発明は液晶表示装取の包みオフ時にアクティブ液晶表示パネルの表示面似をクリアする方法であって、アクティブ液晶表示パネルに供給される幼作包涵の包力を上記電源オフ後も所定時間の路が設けられ、その包涵保持回路が設けられ、その包涵保持回路がゲートパス駆動回路に供給される。また上記で減オフが校出され、その校出信号により上記ゲートバス駆動圏路の出力は所定時間同時にアクティブレベルに保持される。

「実施例」

この発明を迫用した液晶表示パネルの要部の回路図を第1図に第4図と対応する部分には同じ符号を付して示し、透複説明は省略する。ソースバス駆効回路6及び液晶表示案子1は第4図と同じ

信号C: の低レベルの包圧 Vioにほぼ等しい)が 供給され、また図示していないがソースパス駆動 図路 6 に包圧 E: . E: が供給され、液晶 衰示案子1 の対向包格 2 bに包圧 E: が供給され ている。

であるので省略している。

この発明においては第1図に示すように、液晶 変示装置本体より始子21に供給される電源低圧 V、(従来例の冠圧V、と同じ)によりダイオー ド12aを介して大容量のコンデンサ12bを充 食すると共にゲートパス駆効回路?に供給するよ うにする。これらのダイオード12a及びコンデ ンサ12bは電源がオフされた後も所定時間電力 を保持して負荷に供給するための電源保持回路12 を桁成するものである。電源保持回路し2の出力 **包圧Vゅが入力包圧V。より低下し不部合である** 玛合はその低下分だけ入力包圧 V a を大きくする か或いは冠頌保持回路の入力側にDC-DCコン バータを設けて入力電圧を昇圧するようにしても よい。電源保持回路12の出力は電源回路13に も供給され、官源回路13では従来装置本体側よ り供給されていた電源電圧Vェに代るべき電圧 Vioが作成されて、ゲートバス駆動回路7に供給 される。その他の電圧は従来例と同じであってゲ ートパス駆動回路?に電圧V,(ゲートパス駆動

宮圧 V , は時間: 2で降下した後 C R の時定数(C, R はそれぞれコンデンサ15及び抵抗器16の定数)で電源保持回路12の出力管圧 V いに滞近する (第2 図 C)・

インパータ17には助作電源として上記電圧 V゚゚゚及びV゚゚゚が供給され、電圧V゚゚゚も第2図Cに 示すように、時間 t x 以降電圧 V ...と共にゆっく りした時定数で共通電位に路下する。インバータ 17のスレッショルドレベルViが第2図Cのよ うにVぃとVぃとの間のレベルに設定してあるの で、インバータ17の入力包圧V。がスレッショ ルドレベルV い以下となる時間幅T(しょ~しょ) の間、インバータ17より高レベルの出力V゚ が 出力される(第2図D)。インバータ17の出力 V」の波形は時間幅下においては電圧Vioの波形 にほぼ等しく、それ以外の時間では包圧Vェ。にほ ば等しい。インパータ17の出力 V . のパルス幅 Tは液晶表示パネルに供給される電源電圧E・・ P. . . E. . V. . V. が電源オフ時に共通電位 に立下る迄の時間よりやや大きく設定される。

インパータ17の出力V」はシフトレジスタ8 の各段のプリセット端子Pに供給され、各段のQ 出力はT時間の間高レベル(ほぼVぃに等しい) とされ、ゲートパスドライバ9の出力GL~G。 も高レベル(TFTをアクティブにするレベルで あればよく、この場合ほぼ V ...に等しい)とされ る。従来例で述べた液晶表示案子1の全てのTF TはT時間の間一斉にオンとされ、従って各画景 の表示電極2aはTFTを通じてソースバスドラ イバGaに質気的に接続される。ソースバスドラ イバるaは動作質返営圧EL、EL、Elが共通 電位に立下るのとほぼ同時にその出力端子の電位 が共通貸位となるように撥成されている。即ち、 ソースバス駆動信号S、~S。が下時間以内に共 通常位に立下るようにされている。 泉示電極2 a 及び対向電極2b(対向電極には電圧E。が供給 されている。)には共に丁時間以内に共通電位が 与 えられ、函案容量に超額されていた気荷はT 時間の終了迄には全て放電される。即ち時間Tは 函案容別の電荷が放電するに必要な時間を含んだ

図の要部の信号波形図、第3回はこの発明の他の 実施例を示すアクティブ液晶表示パネルの要部を 示す回路図、第4図は従来のアクティブ液晶爰示 パネルの回路図、第5図は第4図の要部の信号波 形図である。

特許出關人 風包器 超遺株式会社 化 理 人 草 野 卓


時間である。

第3図は他の実施例を示すもので、シフトレジスト8とゲートバスドライバ9との間にオア回路20を設け、オア回路20の各案子の一方の入力にシフトレジスタ8の各段の出力を供給し、他方の入力にインバータ17の出力V、を供給し、各案子の出力をゲートバスドライバ9に供給するようにしている。ゲートバスドライバ9は入力V」の下時間のパルス幅の間高レベルの信号C、~C。を出力する。


「発明の効果」

4. 図面の簡単な説明


第1図はこの発明の実施例を示すアクティブ液 晶表示パネルの要部を示す回路図、第2図は第1




か 1 図



才 3 図





为 5 図

